TTL电平标准：输出(低<0.8V,高>2.4V)、输入(低<1.2V,高>2.0V),输入低于1.2V为低电平，高于2.0V为高电平，输入低电平时噪声容限为(0.8-0)/2=0.4V,高电平时噪声容限为(5-2.4)/2=1.3V。晶体管-晶体管逻1 TTL门的输入引脚可以悬空，悬空状态的输入相当于高电平输入。CMOS输入引脚不能悬空，应接高电平或0。TTL和COMS电路比较： 1、TTL电路是电流控制器件，而coms电路是电压控制器件。 2、TTL
CMOS与非门电路的输入端悬空这种情况是不允许出现的。因为稍微有外来的干扰就会造成输入端电平不断变化（输入阻抗太大），相应输出端也就不稳定。这和TTL电唬不一TTL 门电路输入端悬空，相当于在其输入端接入的是一个无穷大的电阻，根据TTL 门电路输入端结构，视为
TTL电路中的输入端“悬空”表示输入端什么也不接，TTL电路在这种情况下对应的输入端表示为“1”。TTL看一下TTL的内部结构就清楚了，这里给你一个图。A、B、C、D都是输入，对于器件而言，悬空与接高电平
TTL和COMS电平比较：( 一)TTL高电平3.6~5V,低电平0V~2.4VCMOS电平Vcc 可达到12VTTL电路不使用的输入端悬空为高电平另外，CMOS集成电路电源电压可以在资料下载2TTL电路中的输入端“悬空”表示输入端什么也不接，TTL电路在这种情况下对应的输入端表示为“1”。
1、芯片引脚上注明的上拉或下拉电阻，是指设计在芯片引脚内部的一个电阻或等效电阻。设计这个电阻的目的，是为了当用户不需要用这个引脚的功能时，不用外加元件，就也就是说，即使输入端悬空，也相当于认为高电平状态。因此，TTL电路多余的输入端的处理方式为：(1)与门、与非门：多余的输入端输入高电平对逻辑功能无影响，可做
