1)数字电路中可以配置的输入引脚，如果这些没有使用的逻辑输入内部有上拉或者下拉的电阻，就不需要再做额外处理，但如果说这个引脚可能会暴露于静电或者RF磁场中，对于硬件配置类功能的管脚，在不使用的情况下也需要固定为高电平或者低电平，当然大多数的芯片内部一般都有默认的上下拉匹配，也可以选择悬空处理，但是如果是比较敏感的信号的话，外部
?０? 数字芯片分TTL(三极管)和CMOS(mos管)两种，实际使用中经常会出现引脚不需要用到的情况。那么怎么处理？可不可以悬空？三极管可悬空，相当高电平，mos管不可，mos管要接高或低电平。三芯片未用的引脚，如果是输出引脚，一般可以直接悬空；如果是输入引脚，通常要做上拉或下拉，因为高阻抗的
数字集成电路的输入端空脚一般通过上拉电阻保持高电平，简单处理也可接正电源，输出可悬空对于悬空的引脚，我们使用放置——指示——Generic NO ERC(Place——Directives——Generic NO ERC),表示该点不做电气检查，否则执行编译时容易出现悬空引脚的报错。完成后如下图：
在做抢答器的实验当中芯片的空角一般情况下可以接高电平或者是高电阻进行相应的处理即可或者直接悬空也是可以的主芯片多余的IO引脚，即使手册没有说明，也应该进行上拉或者下拉处理。一、摘要主芯片多余的IO引脚，即使手册没有说明，也应该进行上拉或者下拉处理。二、问题描述公司之前做过的一
