ˇ△ˇ 有些引脚内部有上拉电阻，悬空时肯定是输入高电平。有些引脚内部有下拉电阻，悬空时肯定输入低电平。对于就是要保持一定的悬浮电位就是高电平（相对于接地而言），使电路的工作状态更灵敏，要是全部的管脚都接
ゃōゃ 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高5、开漏输出GPIO_OUT_OD ——IO输出0接GND,IO输出1,悬空，需要外接上拉电阻，才能实现输出高电平。当输出为1时，IO口的状态由上拉电阻拉高电平，但由于是开漏输出模式，这样IO口也就可
这得看数电芯片是基于TTL工艺还是CMOS工艺制作的，对于ttl工艺的74LS系列的芯片，输入引脚悬空相当于输入高电平，但对于CMOS工艺的CD4000系列芯片，悬空输入引脚，输入状态是不确AD芯片与dsp连接时，AD的某个管脚一直为低，我就偷懒没接线。结果不能正常产生数据。搜索资料说管脚悬空也会引入噪声，所以以后不可以偷懒。
ˇ▽ˇ 前面说了在悬空的情况下输入电容上的电压保持不变，但是具体电压是多少完全不知道，可能是高电平／低电平这是根据悬浮电位的原理来定义的（就像自来水管路一样，总是有一个悬浮水位的），不将此管脚接地，就是要保持一定的悬浮电位就是高电平（相对于接地而言），使电路
