高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果IC输出脚是高阻态，可用万用表分别测此脚对地和电源的电压，结果没有确切的方式，有的情况下必须高有的必须低，不具体到芯片型号的话很难说。查看全文点赞评论jixiwj1880 这个要从逻辑门的内部电路来解释，那TTL反相器来说，当输入端悬空时此时电压约为1.4v
分类看，如果是TTL，悬空是高电平，CMOS不允许悬空cmos电路不使用的输入端不能悬空会造成逻辑混乱不用的输入端必须连到高电平或低电平这是因为cmos是高输入阻抗器件理想状态是没有输入电如果不用的输入引脚悬空很容易感应到干
2、低电平。3、输⼊端接电源，悬空或⾼阻(10k以上)相当于接⾼电平，接地为低电平，通过低阻接⼊电平信号则认为输⼊信号与接⼊电平相同。则为OC门。图中的第⼀个输⼊为⾼电平如果左边两个与非门是TTL芯片，那么F2悬空视为高电平，如果是CMOS芯片，F2视为未知电平。感谢帮助~~
（°ο°） 前面说了在悬空的情况下输入电容上的电压保持不变，但是具体电压是多少完全不知道，可能是高电平／低电有些引脚内部有上拉电阻，悬空时肯定是输入高电平。有些引脚内部有下拉电阻，悬空时肯定输入低电平。对于
或称“使能端”)加低电平，该芯片的逻辑运算功能才能开启；若你在这个端加的是高电平，则该芯片是没有被启动，那么该具体来说，当一个TTL输入端悬空时，其电平很可能会出现高电平、低电平或者干扰噪声。这种情况下的电平无法预测，所以一般不建议直接将TTL电路的输入端悬空，应该通
