?ω? 浮空输入状态下，IO的电平状态是不确定的，完全由外部输入决定，如果在该引脚悬空的情况下，读取该端口的电平是不确定的。3&4、上下拉输入GPIO_Mode_IPD下拉输入，GPIO_Mode_IPU上拉输入TTL电路里悬空是高电平。CMOS电路是不允许悬空的，绝对不能悬空。
一、引脚悬空是什么电平
?△? 输入的区别悬空输入：悬空就是逻辑器件的输入引脚即不接高电平，也不接低电平。通俗讲就是让管脚什么都不接，悬空着。一般实际运用时，引脚不建议悬空，易受干扰。TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为输入端通常是高阻抗，很容易被干扰成低电平
二、悬空相当于高电平还是低电平
输入的区别悬空输入：悬空就是逻辑器件的输入引脚即不接高电平，也不接低电平。通俗讲就是让管脚什么都不接，悬空着。一般实际运用时，引脚不建议悬空，易受干扰。TTL电路指的是基于晶体管转换器的数字电路。TTL电路中，当其中一个输入端未连接任何东西时，该输入端会处于“悬空”状态，这时它不像有外部连接的输入端那样呈现稳
三、电路悬空是什么电平
￣□￣｜｜ 它的极限可以认为悬空，也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。高阻态的意义当门电路的输出分类看，如果是TTL，悬空是高电平，CMOS不允许悬空
四、悬空相当于接高电平
如果你是指的CMOS工艺下的晶体管，它们的输入端是绝缘栅，相当于是一个对地电容器，如果输入悬空，那么它会一直保持之前的状态，即：之前是满电荷状态(高电平),一直会是满电荷状态(高电悬空在数字逻辑电路中指逻辑器件的输入引脚既不接高电平，也不接低电平。由于逻辑器件的内部结构，当它输入引脚悬空
